RESULT LIST

3 results found in the Worldwide database for: JP1068729 (priority or application number or publication number) (Results are sorted by date of upload in database)

1 No English title available

Inventor:

Applicant:

EC:

IPC: A01D44/02; A01G33/02; A01D44/00 (+3)

Publication info: **JP1068729U** - 1989-05-08

2 MANUFACTURE OF THIN FILM TRANSISTOR

Inventor: WAKAI HARUO; YAMAMURA NOBUYUKI

EC: G02F1/1368

Applicant: CASIO COMPUTER CO LTD

IPC: G02F1/1368; G02F1/13; (IPC1-7): G02F1/133 (+2)

Publication info: JP1068729 - 1989-03-14

3 No English title available

Inventor:

Applicant:

EC:

IPC:

Publication info: JP49086777 - 1974-08-20

Data supplied from the esp@cenet database - Worldwide

MANUFACTURE OF THIN FILM TRANSISTOR

Patent number:

JP1068729

Publication date:

1989-03-14

WAKAI HARUO; YAMAMURA NOBUYUKI

Inventor: Applicant:

CASIO COMPUTER CO LTD

Glassification:

- international:

G02F1/1368; G02F1/13; (IPC1-7): G02F1/133; H01L27/12; H01L29/78

- european:

G02F1/1368

PURPOSE:To connect a transparent picture element


Application number: JP19870225822 19870909 Priority number(s): JP19870225822 19870909


Report a data error here

Abstract of JP1068729

electrode and a source electrode securely without increasing the thickness of the transparent picture element electrode by connecting the transparent picture element and source electrode through the two-layered structure of the transparent picture element electrode and metallic layer formed in an nearby a contact hole. CONSTITUTION: A transparent insulating substrate 2 where a transistor (TR) area is formed is covered with a transparent insulating layer 18 and the transparent picture element electrode 5 and metallic layer 20 is formed in the two-layered structure in the contact hole 19 formed in the substrate from its top surface to the source electrode 13. Further, a light shield film 21 formed in the upper area of the TR area is used as a mask to remove the metallic layer 20 selectively and then the transparent picture element electrode 5 and source electrode 13 are connected mutually through the two-layered structure. Consequently, effective display area is widened and the transparent picture element electrode 5 and source electrode 13 are securely connected without increasing the thickness of the

transparent picture element electrode 5.





Data supplied from the esp@cenet database - Worldwide

⑩日本国特許庁(JP)

⑩特許出願公開

į į

⑫ 公 開 特 許 公 報 (A)

昭64-68729

⊚int.Ci.		識別記号 327	庁内整理番号		②公開	昭和64年(1989)3月14日	
G 02 F H 01 L	27/12		7370-2H A-7514-5F				
	29/78	311	A-7925-5F	審查請求	未請求	発明の数 1	(全1頁)

劉発明の名称 薄膜トランジスタの製造方法

i j

型特 顧 昭62-225822

❷出 顧 昭62(1987)9月9日

砂発 明 者 若 井 晴 夫 東京都八王子市石川町2951番地の 5 カシオ計算機株式会

社八王子研究所内

砂発 明 者 山 村 信 幸 東京都八王子市石川町2951番地の5 カシオ計算機株式会

社八王子研究所内

⑪出 顋 人 カシオ計算機株式会社 東京都新宿区西新宿2丁目6番1号

明 福 杏

1. 発明の名称

篠膜トランジスタの製造方法

2. 特許請求の範囲

透明絶縁基板上に、少なくともゲート電極、ゲート機縁層、半導体層、ドレイン電極及びソース 電極よりなるトランジスタ領域を形成する工程と、 前記透明絶縁基板上に前記トランジスタ領域を 程って透明絶縁層を形成する工程と、

接透明絶縁層に、その表面から前記ソース常極 まで通ずるコンタクトホールを形成する工程と、

終コンタクトホール内及び前記透明絶縁層上に 透明西素電極を形成する工程と、

前記コンタクトホール内を含む前記透明画素電 極上に金属層を形成する工程と、

前記トランジスタ領域の上方を覆う遮光膜を形成する工程と、

該遮光膜をマスクとして前記透明函素電極上の 金属層を選択的に除去する工程とを備えたことを 特徴とする課題トランジスタの製造方法。

3. 発明の詳細な説明

(発明の技術分野)

本発明は、アクティブマトリクスディスプレイ 等にスイッチング素子として使用される薄膜トランジスタ(Thin Film Translator、以下TPTと称す)の製造方法に関する。

〔従来の技術〕

特開昭64-68729 (2)

ル1 a と透明電極 8 との間に被品 7 を封入することによってアクティブマトリクスディスプレイ 1 か様成されている。

()

第4図は、第3図に示したマトリクスパネル 1 a 内の任意のTPT6及びその近傍における電 極及び配線の配置状態を示した平面図である。第 4図に示すように、TFT6の形成領域において、 走査線4を借号線3との交差部分でわずかに突出 させ、この突出部をTPT6のゲート電極14と すると共に、このゲート電極14上に半郡体層 16を介して位置する信号線3の一部をTFT6 のドレイン電極12とし、またゲート電極14上 の半塚体層16上から透明画素電極5上にかけて 電極を形成し、これをTPT6のソース電極13 としている。

第5図は、第4図に示したTFT6及びその近 傍のA-A拡大斯面図である。第5図に示すよう に、絶縁器板2上にゲート電極14が形成され、 このゲート電極14上及び絶縁器板2上を覆って 酸化シリコン若しくは窒化シリコン等の絶縁層 (ゲート組縁膜) 11が形成される。ゲート電極14の上方及びその近辺には、絶縁層11を介してアモルファスシリコン(a-Si)等からなる半 遂体層16比には、更に絶縁層11上には、単び体層16と近接した位置に、ITO (Iadium (In) - Tia (Sn) - Oxide) 等からなる透明菌素電極5が形成される。半導体層16上であって、ゲート電極14の両2を介してドレインで、13が形成される。この際、ソース電極13が形成される。この際、ソース電極13が形成される。この際、ソース電極13が形成される。この際、ソース電極13が形成される。この際、ソース電極13が形成される。この際、ソース電極13が形成されたTPT6は、ゲート電極14といるとドレイン及びソース電極12.13とが半導体層16に関して互いに異なる平面上にあるもので、逆スタガ型と称されている。

()

(従来技術の問題点)

第3図~第5図で示したTFT6では、上述したように、透明画素電優5とソース電優13及びドレイン電極12とが同一平面上に配設されている。そのため、特に第4図に示した電極等の配置

状態から明らかな様に、ドレイン電極12から延びた信号線3と透明画素電極5との間で短絡を生じ易いという問題がある。

でで、このようは3間には、これらを形成に、透する場合の加工特度及びアライは、これも度からら、この間隔した設けるようにしたいいる。この間である。とこの側には20μにいい、この間である。とこの短数は20μにいい、この間である。とこの短数は10元に、これを20点には、これを20点には、これで20点には、これで20点に対した。20点に対した。20点に対して20点に対しで20点にがが20点に対しで20点に対しで20点に対しで20点に対しで20点に対しで20点に対しで20点に対しで20点に対しで20点に対しで20点に対しで20点に対しで20点に対しで20点に対しで20点に対し20点に対tで20点に対tで20点に対しで20点に対しで20点に対tで20点に対tで20点に対tで20点に対tで20点に対tで20点に対tで20点に対tで20点に対tで20点に対tで20

この様な問題を解決するため、本発明者は、ソ ース及びドレイン電極上を透明絶縁層で限い、そ の透明絶縁層上に透明画素電極を形成し、これと 同時に、透明画素電極とソース電極とをコンタクトホールを介して接続する構成のTFTを開発した。

ところが、透明画素電極及びこれとソース電極 とのコンタクト領域がスパッタリングによって同 時工程で形成されることから、以下のような問題 点を生じることがわかった。すなわち、前述した 短絡を確実に防止する必要により透明絶縁層に十 分な厚みを持たせているが、これに伴い上記コン タクトホールの深さも2000~3000人程度と深くな る。そのため、従来の厚さ(500人程度) の透明画 素電極では上記コンタクト領域が薄くなり、特に コンタクトホール入口の角部で切断が生じ島くな る。そこで、透明西素電極とソース電極とを確実 に接続させるだけの導みを上記コンタクト領域に 持たせることも考えられるが、このようにするた めには、これと同時工程で形成される透明画素質 極の厚みをも2000人以上に厚くしなければならな い。しかし、このように透明絶縁層の厚みが増加 すると、その加工精度が低下すると共に、光透過

特開昭64-68729(3)

本の低下という問題も生じてくる.

,

(発明の目的)

Ì

本発明は、上記従来の問題点に鑑み、透明函素 電極とドレイン電極(信号級)間の短絡を無くし、 同時に、有効要示面積を極めて広くとることができ、しかも透明画素電極の厚みを増加させること なしに透明画素電極とソース電極間を確実に接続 できる薄膜トランジスタ(TPT)の製造方法を 提供することを目的とする。

(発明の要点)

本発明は、上述の目的を達成するために、下ラッは次の目的を達成するために、下ラッジスタ領域の形成された透明絶縁茲仮上を透明をで覆い、その上面及びここからソース電極まで形成されたコンタクトホール内に透明西電 を2層構造に形成し、更にトランクを領域の上方領域に形成された越光膜をマスクとして上記金属層を選択的に除去することより、透明画素電極とソースで極とを上記2層構造を介して接続したことを要点とする。

(実施例)

その後、第1回のに示すように、ゲート電極 14及び走姿線(ゲート線)4を覆って、 絶縁基 板2の一面に絶縁層(ゲート機器膜)11を、プ ラズマCVD法等により例えば3000人厚に形成す る。絶縁層11としては窒化シリコン(SiN) 又は酸化シリコン(SiOェ)等を使用できる。 扱いて、第1回のに示すように、 絶縁層11上に フモルファスシリコン(a-i-Si) 等からなる 半 ず体層16と高濃度のアモルファスシリコン (a-n゚-Si) 等からなるコンタクト層15をプ ラズマCVD法等によりそれぞれ例えば1000人

ラズマCVD法等によりそれぞれ例えば1000人。
500 人頃に積層形成し、ゲート 電極14の上方及
びその近辺だけを覆うようにフォトリソグラフィ
法等を用いてパターニングする。半導体層16及
びコンタクト層15としては、上述したアモルフ
ァスシリコン以外にも、アモルファスの炭化シリ
コン(SiC)、テルル、セレン、ゲルマニウム、 硫化カドミウム(CdS)、カドミウムセレン

次に、コンタクト暦15及び絶縁暦11を覆う

(CdSe) 袋を用いることができる。

以下、本発明の実施例について、図面を参照しながら説明する。

2)

第1図(1)~のは本発明の一実施例を示す製造工程図であり、第2図は本実施例によるTPTをアクティブマトリクスディスプレイ (第3図参照)に採用した場合の同TFT及びその近傍における電極及び配線の配置状態を示す平面図である。すなわち、第2図のB-B拡大断面図が第1図(1)に相当する。

まず、第1図(4)に示すように、表面の洗浄された透明な抽練巻板2上に、スパッタリング取いは 悪者等で例えば1000人厚程度の金属膜を被着し、 この金属膜をフォトリングラフィ法等でパターニングすることによって、ゲート電極14及び連合 線(ゲート線、第2図及び第3図参照)4を形成 する。 地縁基板2としてはガラス、石英、サファイア等を用いることができ、またゲート電極14 及び走査線4としてはクロム、チタン、タングス テン、タンタル、調等の金属を用いることができる。

ように無着もしくはスパッタリング等で例えば 1000 人 厚程度の金属酸を形成し、この金属酸及び コンタクト層 1 5 をフォトリソグラフィ技等でパ ターニングすることにより、第 1 図値に示すな にゲート電極 1 4 の両端部の上方にドレイツ電 1 2 及びソース電極 1 3 を形成する。この際 ドレイン電極 1 2 から延びた信号線(ドレイン 第 2 図及び第 3 図参照) 3 をも同時に形成する。 ドレイン電極 1 2、ソース電極 1 3 及び信号線 3 としては、クロム、チタン、タングステン タル、網等の金属を用いることができる。

以上の工程により、絶縁基板2上にトランジスタ領域17が形成される。次に、上記トランジスタ領域17、走査線(ゲート線)4及び信号線(ドレイン線)3の形成された絶縁層11上を履って、第1図(e)に示す様に、安面の平坦化された透明絶縁層18としてはポリイミド、アクリル、あるいはシラノール系化合物の独布、焼切によって形成された絶縁膜(SOG膜)等の透明な

特開昭64-68729(4)

ŧ

次に、透明絶縁層18上及びコンタクトホール19内に透明電極材料と金属材料とを順次落造を形成し、これをパターニングすることにより2階構造を第1図のに示すように各面素領域毎に透明画素のでは例えば500~1000人程度の厚さとによったのでは例えば500~1000人程度の厚さとホール19の原さの例2倍である6000人程度とする。透明電極材料としては酸化傷(SnOェ)、配化インジウム(1nOェ)、1TO等を使用できる。使用できる。

続いて、第1図頃に示すように、トランジスタ

領域の上方のみを限うように、不透明で且つ絶縁性の樹脂、又は金属酸化物等からなる途光改21 は、トランジスタの域上に取射される照明光によって半球体層16のオフ抵抗が低下するのを設21をマスクとして最後に、金属層20の避光膜21をマスクとしてより、金属層20の避光膜21をマスクとしてより、金属層20の過光膜21を3の金属層を設すないが、3の金属層を必要とする透明である。というに、透明性を必要とする透明である。というに、透明性を必要とする透明である。

1)

以上のようにして作成されたTPTでは、第1 図的にに明らかなように、ドレイン電極12(及びこれに接続されて延びている信号線3)と透明 両素電極5とが透明絶縁層18を介して互いに異なる平面上に形成されている。このことから、第 5図に示したように各電極を同一平面上に形成し

た従来のTFTの構造と比較して、上配信号線3と透明面素電極5間の距離(上下方向の距離)を 大きくすることができ、よってその間の短絡を大幅に減少させることができる。

しかも本実施例では、コンタクトホール19内

及びその入口付近に薄い透明画素電極5と厚い金 展層20との2層構造を形成し、この2層構造を 介して、透明錯録層18上の透明函素電極5とソ -ス電極1.3とを接続している。実際上、上記厚 い金属層20の被若によってコンタクトホール 19が埋められることになるから、上記の接続は 確実になる。そのため、例えばコンタクトホール 19の入口の角部で透明菌素電極5の切断が生じ ている場合であっても、この部分は電気的には金 **属層 2 C を介して良好な接続状態を保つことがで** き、よってソース電極13と透明画素電極5とは 確実に接続される。このことから、透明西素電極 5を例えば500 人程度に薄く形成でき、従って、 透明西素電腦5を厚くすることによって生じる前 述した問題(加工特度の低下及び光透過率の低下) が起こることはない。

また、金属暦 2 0 をパターニングする際のマス クとして通常はフォトレジスト等を用いるが、本 実施例では遮光膜 2 1 を上記マスクとして兼用し ているため、マスクの形成工程が1 回分減少し、

特開昭64-68729 (5)

よって製造工程が非常に簡単になる。

()

更に、透明絶縁層18の形成工程後は高温を必要とする工程が存在せず、透明絶縁層18としては高々スペッタリングの温度(150 で程度)に耐えうるものであればよいので、上述したポリイミドやアクリル等のような耐熱性の低い材料も使用できる。

(発明の効果)

として遮光膜を殺用したことにより、マスクの形成回数を被少させて、製造工程の簡略化を図ることもできる。

4. 図面の簡単な説明

第1図(a)~(h)は本発明の一実施例を示す製造工 短筒、

第2図は第1図のに示したTPT及びその近傍における電極及び配線の配置状態を示す平面図、

第3団は従来のアクティブマトリクスディスプレイの概念団、

第4図は第3図のマトリクスパネル1a内の任 意のTPT及びその近傍における電極及び配線の 配置状態を示す平面図、

第5図は第4図に示したTPT及びその近傍の A-A拡大断面図である。

2・・・ 絶縁恭板、

3・・・信号線(ドレイン級)、

4・・・走査線(ゲート線)、

5・・・透明音素電極、

11・・・絶縁層(ゲート絶縁膜)、

12・・・ドレイン電極、

13・・・ソース電極、

14・・・ゲート電極、

15・・・コンタクト層、

16・・・半導体層、


17・・・トランジスタ領域、

18 · · · 透明绝释眉、

19・・・コンタクトホール.

20・・・金属間、


21・・・遮光膜.




特許出願人 カシオ計算機株式会社

第 2 図


特開昭64-68729(6)



第 1 図



特開昭64-68729(7)



第 5 図